Приложение за производство на верига за задържане на MOSFET с малък ток

MOSFET задържаща верига, която включва резистори R1-R6, електролитни кондензатори C1-C3, кондензатор C4, PNP триод VD1, диоди D1-D2, междинно реле K1, компаратор на напрежение, интегриран чип с двойна времева база NE556 и MOSFET Q1, с щифт № 6 на интегрирания чип NE556 с двойна времева база, служещ като a входен сигнал и единият край на резистора R1, който е свързан едновременно с щифт 6 на интегрирания чип NE556 с двойна времева база, се използва като входен сигнал, единият край на резистора R1 е свързан към щифт 14 на базата с двойно време интегриран чип NE556, единият край на резистора R2, единият край на резистора R4, емитерът на PNP транзистора VD1, изтичането на MOSFET Q1 и захранването с постоянен ток, а другият край на резистора R1 е свързан към пин 1 на интегрирания чип с двойна база NE556, щифт 2 на интегрирания чип с двойна база NE556, положителния електролитен капацитет на кондензатора C1 , и междинното реле. K1 нормално затворен контакт K1-1, другият край на междинното реле K1 нормално затворен контакт K1-1, отрицателният полюс на електролитния кондензатор C1 и единият край на кондензатора C3 са свързани към земята на захранването, другият край на кондензатора C3 е свързан към пин 3 на интегрирания чип с двойна времева база NE556, щифт 4 на интегрирания чип с двойна времева база NE556 е свързан към положителния полюс на електролитен кондензатор C2 и другия край на резистора R2 едновременно, а отрицателният полюс на електролитния кондензатор C2 е свързан към масата на захранването, а отрицателният полюс на електролитния кондензатор C2 е свързан към заземяване на захранването. Отрицателният полюс на C2 е свързан към земята на захранването, щифт 5 на интегрирания чип NE556 с двойна времева база е свързан към единия край на резистора R3, другият край на резистора R3 е свързан към положителния фазов вход на компаратора на напрежение , входът на отрицателната фаза на компаратора на напрежение е свързан към положителния полюс на диода D1 и другия край на резистора R4 едновременно, отрицателният полюс на диодът D1 е свързан към земята на захранването, а изходът на компаратора на напрежение е свързан към края на резистора R5, другият край на резистора R5 е свързан към триплекса PNP. Изходът на компаратора на напрежението е свързан към единия край на резистора R5, другият край на резистора R5 е свързан към основата на PNP транзистора VD1, колекторът на PNP транзистора VD1 е свързан към положителния полюс на диода D2, отрицателният полюс на диода D2 е свързан към края на резистора R6, края на кондензатора C4 и портата на MOSFET в същото време, другият край на резистора R6, другият край на кондензатора C4 и другият край на междинното реле K1 са свързани към земята на захранването, а другият край на междинното реле K1 е свързан към източника на източника наMOSFET.

Верига за задържане на MOSFET, когато A осигурява нисък задействащ сигнал, в този момент интегрираният чип NE556 с двойна времева база, интегриран чип с двойна времева база NE556 щифт 5 изход високо ниво, високо ниво в положителния фазов вход на компаратора на напрежение, отрицателният фазов вход на компаратора на напрежение от резистора R4 и диода D1 за осигуряване на референтно напрежение, в този момент изходът на компаратора на напрежение е високо, високото ниво за да накара триод VD1 да провежда, токът, протичащ от колектора на триод VD1, зарежда кондензатор C4 през диод D2 и в същото време MOSFET Q1 провежда, в този момент намотката на междинното реле K1 се абсорбира и междинният реле K1 нормално затворен контакт K 1-1 е изключен, а след междинното реле K1 нормално затворен контакт K 1-1 е прекъснато, захранването с постоянен ток към 1 и 2 фута на интегрирания чип за двойна база NE556 осигурява захранващото напрежение се съхранява, докато напрежението на щифт 1 и щифт 2 на интегрирания чип за двойна база NE556 се зареди до 2/ 3 от захранващото напрежение, интегрираният чип с двойна база на времето NE556 автоматично се нулира и щифт 5 на интегрирания чип с двойна база NE556 автоматично се възстановява до ниско ниво и следващите вериги не работят, докато по това време кондензаторът C4 се разрежда, за да поддържа проводимостта на MOSFET Q1 до края на разреждането на капацитета C4 и освобождаването на намотката на междинното реле K1, междинно реле K1 нормално затворен контакт K 11 затворен, в този момент през затвореното междинно реле K1 нормално затворен контакт K 1-1 ще бъде двоен Интегриран чип с времева база NE556 1 фут и 2 фута от освобождаването на напрежението е изключено, за следващия път към интегриран чип с двойна времева база NE556 щифт 6, за да осигури нисък тригерен сигнал, за да направи интегрирания чип с двойна времева база NE556 настроен за подготовка.

Структурата на схемата на това приложение е проста и нова, когато интегрираният чип с двойна времева база NE556 пин 1 и щифт 2 се зареждат до 2/3 от захранващото напрежение, интегрираният чип с двойна времева база NE556 може автоматично да се нулира, интегрираният чип с двойна времева база NE556 щифт 5 автоматично се връща на ниско ниво, така че следващите вериги да не работят, така че автоматично да спре зареждането на кондензатор C4 и след това спирайки зареждането на кондензатора C4, поддържано от MOSFET Q1 проводящо, това приложение може непрекъснато да поддържаMOSFETQ1 проводим за 3 секунди.

Включва резистори R1-R6, електролитни кондензатори C1-C3, кондензатор C4, PNP транзистор VD1, диоди D1-D2, междинно реле K1, компаратор на напрежение, интегриран чип с двойна времева база NE556 и MOSFET Q1, пин 6 на интегрирана двойна времева база чип NE556 се използва като сигнален вход, а единият край на резистора R1 е свързан към пин 14 на интегрирания чип с двойна времева база NE556, резистор R2, щифт 14 на интегрирания чип с двойна времева база NE556 и щифт 14 на интегрирания чип с двойна времева база NE556, а резистор R2 е свързан към щифт 14 на двойния времева база интегриран чип NE556. щифт 14 на интегрирания чип с двойно време база NE556, един край на резистор R2, един край на резистор R4, PNP транзистор

Какъв принцип на работа?

Когато A осигурява нисък задействащ сигнал, тогава комплектът NE556 с двоен базов интегриран чип, двойният базов интегриран чип NE556 щифт 5 извежда високо ниво, високо ниво във входа за положителна фаза на компаратора на напрежението, входът за отрицателна фаза на компаратор на напрежение от резистора R4 и диода D1 за осигуряване на референтно напрежение, този път високо ниво на изхода на компаратора на напрежение, високо ниво на транзистора VD1 проводимост, токът протича от колектора на транзистора VD1 през диода D2 към зареждането на кондензатора C4, в този момент междинното реле K1 намотка засмукване, междинното реле K1 намотка засмукване. Токът, протичащ от колектора на транзистора VD1, се зарежда към кондензатор C4 през диод D2 и в същото време,MOSFETQ1 провежда, в този момент намотката на междинното реле K1 се засмуква и междинното реле K1 нормално затворен контакт K 1-1 е изключен и след като междинното реле K1 нормално затворен контакт K 1-1 е изключено, захранването захранващото напрежение, осигурено от източника на постоянен ток към 1 и 2 фута на интегрирания чип NE556 с двойна времева база, се съхранява до Когато напрежението на пин 1 и щифт 2 на интегрирания чип с двойна база на времето NE556 се зарежда до 2/3 от захранващото напрежение, интегрираният чип с интегрирана база с двойно време NE556 се нулира автоматично, а пин 5 на интегрираната база с двойно време чип NE556 автоматично се възстановява до ниско ниво и следващите вериги не работят и по това време кондензаторът C4 се разрежда, за да поддържа MOSFET Q1 проводимост до края на разреждането на кондензатора C4 и намотката на междинното реле K1 се освобождава, а междинното реле K1 нормално затворен контакт K 1-1 се изключва. Реле K1 нормално затворен контакт K 1-1 затворен, този път през затвореното междинно реле K1 нормално затворен контакт K 1-1 ще бъде с двоен базов интегриран чип NE556 1 фут и 2 фута на освобождаването на напрежението, за следващия път до интегрираният чип NE556 с двойна база на времето, щифт 6, за да осигури сигнал за задействане, за да се зададе ниско, така че да се направят приготовления за интегрирания чип с интегрирана база с двойно време NE556 комплект.